Protel99SE電路設計與仿真

1

解擾電路之電路設計論文

1擾碼和解擾原理 同步擾碼的實(shí)質(zhì)是讓輸入比特與隨機數產(chǎn)生器所產(chǎn)生的一位隨機比特進(jìn)行異或來(lái)產(chǎn)生擾碼的輸出比特，其原理如圖1所示。JESD204B協(xié)議規定的擾碼方式需采用自同步擾碼方式，自同步的擾碼與解擾電路結構如圖2所示。可見(jiàn)，對于自同步串行擾碼，每次擾碼輸出都是由移位寄存器第13位和第14位比特進(jìn)行異或，得到的結果再與輸入比特值進(jìn)行異或而得到的。由于傳輸層數據成幀之后，往往是以8位或16位數據進(jìn)行并行傳輸的，所以必須在串行擾碼的基礎上，設計8位并行或16位并行的擾碼與解擾電路。下面將在串行擾碼表達式的基礎上推導并行擾碼的邏輯表達式。串行擾碼每次只處理一個(gè)比特。在每個(gè)時(shí)鐘周期，移位寄存器只移一位［3］。對于串行擾碼，假設此刻輸入比特是bn，輸出比特是an，則移位寄存器s0中存儲的比特是an－1，依此類(lèi)推移位寄存器s14中存儲的比特是an－15，因此an=bn+an－14+an－15。則下一個(gè)時(shí)刻的輸入比特是bn+1，輸出比特

電流測量之電路設計論文

1電流測量 電流測量通路使用繼電器進(jìn)行電流通斷控制,在電流通路串聯(lián)電阻,將電阻兩端的差分電平與電流取樣芯片AD8218的差分輸入連接,AD8218放大增益為20V/V,具有出色的共模輸入抑制能力,本設計采用80mV內部基準電壓源,可對2A以下電流進(jìn)行采樣測量;AD7920是12位串行ADC芯片,具有輸入過(guò)載保護功能,通過(guò)單片機對各通路進(jìn)行選擇,并根據芯片的串行時(shí)序進(jìn)行數據通訊,電流測量通路示意圖如圖1。 2固化程序 本電路作為USB從設備,與計算機程序采用問(wèn)詢(xún)-應答的方式進(jìn)行通訊。電路的USB通訊協(xié)議、電流測量等基本功能由單片機程序模塊實(shí)現,各通路電流的輪詢(xún)測量等邏輯功能由計算機程序編程實(shí)現。單片機程序除了對端口、時(shí)鐘、寄存器等資源進(jìn)行必要初始化之外,主要負責US

《Protel電路設計教程》

Protel電路設計教程.part1

圖解高頻電路設計與制作

圖解高頻電路設計與制作+市川+290頁(yè)+42.9M.part1.rar

設備控制器電路設計論文

為判斷設備應該工作在何種狀態(tài)，通過(guò)檢測USB總線(xiàn)上的狀態(tài)及其持續時(shí)間來(lái)確定。因此程序中設計使用了兩個(gè)計數器timer1和timer2，通過(guò)使用cleartimer1和cleartimer2兩個(gè)變量來(lái)靈活控制兩個(gè)計數器的計數，進(jìn)而實(shí)現精確定時(shí)。圖2為工作模式控制電路的狀態(tài)轉換圖，主要實(shí)現4個(gè)主要功能：高速握手(highspeedhandshake、設備掛起(suspend)、掛起恢復(resume)、復位檢測。 1高速握手 USB2.0設備連接到主機后，主機給設備供電并發(fā)送復位信號復位設備，之后設備進(jìn)入全速模式工作，由圖2所示在fullspeed狀態(tài)檢測到SE0(linestate[1:0]=00)持續2.5μs后,高速握手開(kāi)始，設備控制器進(jìn)入sendchirp狀態(tài)，設備向主機發(fā)送一個(gè)持續時(shí)間大于1ms的K(linestat

多普勒頻移電路設計論文

衛星信號的捕獲作為整個(gè)接收機基帶信號處理的前提，其捕獲信號的準確與速度對后續的基帶信號處理有至關(guān)重要的作用。接收機中信號的捕獲可以認為是一個(gè)二維的搜索過(guò)程，包括從偽碼相位方向的搜索和從多普勒頻移方向的搜索[2]。其中從多普勒頻移方向的搜索，由上述分析可知，多普勒頻移的最大搜索范圍是±10kHz，它通過(guò)本地產(chǎn)生載波，并調節本地載波的值與輸入信號相乘，從而去除輸入信號中的高頻載波分量。MATLAB仿真結果如圖1所示。圖1為算法的驗證示意圖，橫軸代表800個(gè)數據點(diǎn)，縱軸代表數據的值。圖中基帶數據信號為C/A碼，調制信號為載波和C/A碼調制后的信號，按照本設計算法，在本地產(chǎn)生的載波和信號中的載波頻率相位均一致的情況下，解調結果如圖1的第3個(gè)波形，為只含C/A碼的基帶數據；圖中的第4個(gè)波形為本地載波與信號載波同相的情況下相乘但未做后續處理的結果；圖中第5、6個(gè)波形為當本地載波為信號中載波頻率一半時(shí)，需解調兩次的結果。由該MATLAB仿真圖可知，該算法設計方案是可行的。下面進(jìn)行具體的

ABS系統與高速電路設計論文

1高速電路的概念 一般覺(jué)得倘若數字邏輯上的電路頻率上升到甚至越過(guò)45MHz到50MHz并且作業(yè)時(shí)超越這個(gè)頻率的電路已占整個(gè)電子系統的相關(guān)數值這樣的電路就是高速電路。 2高速電路的分布 在運用高速電路時(shí)由于作業(yè)的次數增加頻繁披長(cháng)也就比較短了些。波長(cháng)和線(xiàn)路的長(cháng)短相近那我們一定要將信號看作電磁波的波動(dòng)。換一種說(shuō)法就是由集成電路方面轉向分布電路方面。在研究高速電路中肩的地方需要運用電磁學(xué)的理論肖頻率到達怎樣的限度需要運用這個(gè)理論這是一個(gè)沒(méi)法解決的問(wèn)題。如此說(shuō)來(lái)是不是就真的不可以解決?這也并不是這樣還是有一個(gè)標準可以參考的:在信號發(fā)生變化時(shí)如果信號沒(méi)有傳送到最末端再反射回來(lái)那就可以想到電磁波的效應了。在研究傳輸線(xiàn)時(shí)應該牢記的一個(gè)點(diǎn)就是阻抗匹配”。阻抗匹配的意思就是信號輸出、

電平轉換器電路設計論文

1高壓MOS管設計 擴展漏極漂移區是由輕摻雜的N阱形成，可以承受高電壓。在漂移區等壓線(xiàn)上均勻分布著(zhù)電場(chǎng)減緩結構，可以提高其耐壓值。為了提高柵漏之間的耐壓漂移區上的厚場(chǎng)氧將場(chǎng)板提高。但導電溝道在薄柵氧的下面且器件的跨導與導電溝道有關(guān)，所以電場(chǎng)減輕結構不會(huì )影響器件的跨導，襯底和N阱之間的雪崩擊穿電壓和電場(chǎng)減緩結構的效果決定擴展漏極晶體管的額定電壓。對此類(lèi)器件設計需考慮以下參數：濃度和長(cháng)坂長(cháng)度、漂移區結深、長(cháng)度等，器件耐壓會(huì )隨著(zhù)漂移區長(cháng)度的增加而逐漸上升，直到達到一定的值。外延層濃度、漂移區濃度和漂移區結深三者共同決定此值。值越大，外延層濃度應在保證源漏不穿通情況下盡量低。 2基于IP核低功耗單電源電平轉換器設計 目前已經(jīng)提出的電平轉換器共有兩類(lèi)，分別是單電源轉換器和雙

炮聲識別電路之電路設計論文

1系統硬件設計與實(shí)現 1.1系統硬件總體概述 基于聲音炮彈檢測電路主要硬件包括單片機及其外圍電路和炮聲采集、識別電路兩部分。微處理器控制整個(gè)檢測系統，對前端電路采集到的炮聲進(jìn)行處理，并利用軟件控制進(jìn)行記錄和輸出顯示。根據系統需要，除了這兩個(gè)主要部分之外，還相應的設計了一些輔助單元模塊，如電源模塊，數據顯示單元等。電源模塊主要用于給整個(gè)硬件電路提供穩定的電壓，保證各部分的正常工作；數據顯示單元用來(lái)對單片機系統處理后的數據進(jìn)行外部顯示，硬件框圖如圖1所示。該電路的具體工作過(guò)程為：首先進(jìn)行聲音采集，將采集的聲音轉化為相應的電信號再進(jìn)行前置放大，然后將放大的信號通過(guò)比較器進(jìn)行聲音識別，而識別后的聲音被轉化為相應的高低電平，這樣就可以傳給單片機系統進(jìn)行數據處理，最后將處理后的數據輸出顯示。 1.2電路設計

保護電路與電路設計論文

1接口保護電路設計 為了使RS422接口能在上述復雜環(huán)境中正常工作不被損壞，本文設計的一種接口保護電路如圖1所示。通過(guò)在數據線(xiàn)路上串接電阻限制沖擊電流，通過(guò)對地雙向TVS二極管箝位沖擊電壓，并將接口的參考地通過(guò)一個(gè)0.1μF電容與機殼地相連來(lái)釋放沖擊能量。限流電阻的選擇原則是在限制沖擊電流的同時(shí)不能影響接口的正常驅動(dòng)能力。經(jīng)過(guò)測試，限流電阻阻值為25Ω時(shí)具有良好的保護效果。RS422接口收發(fā)器的工作電壓為5V，差模電壓范圍是-6～+6V，可承受共模電壓范圍為-7～+7V。因此，RS422接口的TVS保護二極管的最大箝位電壓應在7V左右，最大反向待機電壓不低于6V。ONSemiconductor公司的陣列TVS二極管CM1248-08DE，其最大箝位電壓為6.8V，最大反向待機電壓為6.1V，符合RS422接口電氣特性要求。CM1248-04DE由4路背靠背的TVS二極管構成，可以單向保護8路數據線(xiàn)或雙向保護4路數據線(xiàn)。本文

程序設計與電路設計論文

1精密檢測取樣參數與電路設計 當電纜沒(méi)有開(kāi)路、錯位質(zhì)量故障時(shí)，A0～A31端的電纜等效電阻RT≤7000mΩ時(shí)，對A0～A31端分別取樣進(jìn)行精密測量。在綜合考慮IC100～IC131輸入端低電平應≤0.7V和圖2中運算放大器輸入靈敏度兼容情況下，取恒流源IS的輸出電流為10±0.5mA，Re0～Re31＝33Ω±5%，Vces≤0.1±0.05V。因此可以計算出VA采樣取值范圍是0.353～0.566V，VB的采樣取值范圍是0.348～0.384V。為此圖2中選用OPA335運算放大器，其輸入電壓范圍是0～3V（單電源供電時(shí)），最大輸入失調電壓為5μV。圖2中運算放大器輸出電壓V0～V31可由式（4）計算。由于OPA335的最大輸入失調電流是70pA，在設計中控制最大輸入電流在0.1～1mA之間，選擇RA＝RB＝2kΩ±5%，R1＝RF＝33kΩ±5%，電壓增益為16.5，輸出電壓范圍0～3.6V。

差分濾波器電路設計論文

1接地電容效果分析 在電路中電容C容抗值Zc=1/2πfC，且容抗隨著(zhù)頻率f的增大而減小。因此濾波器電路中一個(gè)恰當的接地電容C，可使交流信號中的高頻成分通過(guò)電容落地，而低頻成分可以幾乎無(wú)損失通過(guò)，故將小電容接地等同于設計一階低通濾波器。在濾波器電路中，多處電容接地設計等同于多個(gè)低通濾波器與原電路組成低通濾波器網(wǎng)絡(luò )，在提高截止頻率附近幅頻特性的同時(shí)會(huì )較好抑制高頻干擾，因而接地優(yōu)化在理論上是可行的。 2濾波器設計仿真 根據實(shí)踐需要，設計滿(mǎn)足上級輸出電路阻抗為100Ω、下級輸入電路阻抗為50Ω、截止頻率為5MHz的5階巴特沃斯低通濾波器。普通差分濾波器由于其極點(diǎn)與單端濾波器極點(diǎn)相同，故具有相同的傳遞函數，因而依據單端濾波器配置的差分結構濾波器能夠滿(mǎn)足指標要求。在差分結構

一文詳解單電源電路設計

知識點(diǎn)：?jiǎn)坞娫?

防煙剪刀樓梯間的防煙設計

交流恒流源電源作用與電路設計

交流恒流源廣泛用于航空航天，國防，軍事工業(yè)和其他領(lǐng)域。交流恒流源是一種寬頻譜，精度高，交流恒流電源，響應速度快，恒流精度高的電源，交流恒流源可以設計出與各個(gè)領(lǐng)域的應用相對應的產(chǎn)品，下面為大家介紹一下交流恒流源的產(chǎn)品作用及電源電路設計。 一、交流恒流源產(chǎn)品作用： 1、交流恒流源是專(zhuān)門(mén)為低壓電器的用戶(hù)設計和制造的。它的輸出電流是恒定的，其輸出波形是純正弦波，可用作過(guò)電流測試儀器。 2、此交流恒流源可以承受電阻，電感和電容負載，并滿(mǎn)足用于測試電源的低壓設備的要求。 3、突出的優(yōu)點(diǎn)是，根據用戶(hù)的使用環(huán)境，穩定流量的高精度可以達到1%，0.8%，0.5%和0.3%的水平。確保恒定的輸出電流。由于溫度變化，以前使用的大電流發(fā)生器方案改變了電線(xiàn)，連接器和線(xiàn)圈的銅電阻。 4、操作員必須經(jīng)常將穩壓器調整

電路設計中的電流與線(xiàn)徑計算

在選擇導線(xiàn)或對 PCB 布線(xiàn)時(shí)，要注意根據電流選擇合適的線(xiàn)徑（線(xiàn)寬），以免發(fā)熱量過(guò)大造成危險。

電路設計中如何防止靜電放電?（下）

堡壘的作用 利用板級ESD，你可以嘗試建立一個(gè)堡壘，并在“護城河”上建立多個(gè)受控的接入點(diǎn)。連接到“城墻”之外的部分可以被廣義地分成幾個(gè)類(lèi)別：協(xié)議受控的數據、低帶寬檢測和控制線(xiàn)以及高速接口。前兩個(gè)比較容易處理，第三個(gè)具有一定程度的挑戰性。讓這三部分免遭ESD破壞有幾種不同的方法。

電路設計中如何防止靜電放電?（上）

我們的手都曾有過(guò)靜電放電（ESD）的體驗，即使只是從地毯上走過(guò)然后觸摸某些金屬部件也會(huì )在瞬間釋放積累起來(lái)的靜電。我們許多人都曾抱怨在實(shí)驗室中使用導電毯、ESD靜電腕帶和其它要求來(lái)滿(mǎn)足工業(yè)ESD標準。我們中也有不少人曾經(jīng)因為粗心大意使用未受保護的電路而損毀昂貴的電子元件。 對某些人來(lái)說(shuō)ESD是一種挑戰，因為需要在處理和組裝未受保護的電子元件時(shí)不能造成任何損壞。這是一種電路設計挑戰，因為需要保證系統承受住ESD的沖擊，之后仍能正常工作，更好的情況是經(jīng)過(guò)ESD事件后不發(fā)生用戶(hù)可覺(jué)察的故障。